快科技10月26日消息，下代DDR6内存不仅传输速率大幅提升，内存接口也可能从目前128bit扩展至192bit，理论带宽可达422.4GB/s，超过DDR5-6400系统的四倍。 根据3DCenter基于美光最新内存路线图的分析，目前DDR5桌面处理器采用双通道128bit接口，每个64bit通道由两个32bit子通道组成。 DDR6则可能采用24bit子通道，与LPDDR6规划一致，四个24bit子通道组成96bit宽的内存通道，两个通道合计192bit，比现有DDR5双通道128bit宽出50%。 这一变化最直接的影响就是带宽，3DCenter制作的对比表显示，DDR5-6400双通道128bit系统理论带宽为102.4GB/s，DDR5-8400（JEDEC上限）为134.4GB/s。 DDR6在17600 MT/s配合192bit接口时，理论带宽可达422.4GB/s，是DDR5-6400的4.13倍；即便DDR6入门速率8800 MT/s，在192bit接口下也有211.2GB/s，是DDR5-6400的两倍多。 但如果DDR6仅采用96bit接口，8800 MT/s下带宽只有105.6GB/s，几乎与DDR5-6400持平。 接口宽度翻倍意味着处理器和主板都要跟着变，更宽的内存接口需要更多CPU引脚和主板走线，内存控制器和物理接口也占用更多芯片面积。 传统的128bit接口无法直接用24bit子通道整除，接口宽度必须是24的倍数，因此192bit成为桌面处理器最合理的配置，96bit则可能用于入门级产品。 模块形态也会随之改变，3DCenter预计DDR6将采用CAMM2模块，单个192bit模块即可覆盖处理器的全部内存接口宽度，不再需要像现在那样插两根分别服务两个64bit通道。另一种方案是两根96bit模块，可能采用堆叠式CAMM2设计。 3DCenter更倾向单模块方案，但最终取决于模块制造成本、主板设计复杂度和内存厂商的供货能力。 DDR6还可能采用PAM4信号技术，与目前二进制传输使用两个电压电平不同，PAM4使用四个电压电平，每个符号传输2bit数据。 由于DDR在时钟的上下沿都传输数据，PAM4理论上可实现每个完整时钟周期每引脚传输4bit，是当前NRZ传输的两倍。 PAM4在显卡领域并不新鲜，美光已在GDDR6X中使用，但DDR6是否采用PAM4尚未确认，JESEC在2024年5月的演示中信号方案仍未定，当时甚至倾向于继续使用传统NRZ传输。 不过内存带宽提升不等于游戏帧率同比例增长，关键在于CPU是否频繁需要从内存读取数据，以及计算核心是否在等待内存响应。 大容量L3缓存的处理器能减少大量内存访问，比如9800X3D配备96MB L3缓存，对额外内存带宽的依赖就远低于小缓存CPU。 DDR6带宽提升的真正受益者可能是核显和本地AI推理，核显由于和CPU共享系统内存，没有独立显存，更宽的内存接口对高性能APU优势明显。 本地AI推理中，大语言模型输出Token时内存带宽常是关键瓶颈，尤其是模型权重需要反复加载的场景。 时间线方面，3DCenter预计DDR6服务器平台最早2029年落地，消费级桌面处理器要到2030年。AMD已确认Zen 6仍使用AM5插槽，不会转向DDR6。 当前上面这些都是理论分析，JEDEC最终规格尚未发布，24bit子通道、192bit接口和PAM4信号均未正式确认。 特别